文章最后更新时间：2022-09-30 12:11:07，由管理员负责审核发布，若内容或图片失效，请留言反馈！
1、Verilog是一种硬件描述语言，它最基本的功能，就是把一份电路图用代码的形式表示出来，然后让计算机理解一份代码所对应的电路。硬件描述语言有很多，现在主流的基本就是verilog，或者它的升级版systemverilog。
2、Verilog代码和C、Java这种计算机编程语言有本质的不同，verilog里基本所有写出来的东西都会对应实际的电路。声明变量的时候如果指定是一个reg，那么这个变量就有寄存数值的功能，可以综合出来一个实际的寄存器；如果指定是一段wire，那么他就只能传递数据，只是表示一条线。在verilog里写一个判断可能就对应了一个mux，写一个for可能就是把一段电路重复好几遍（这在电路设计中是不太实用的，for语句也好像只在systemverilog中才支持）。
本站在转载文章时均注明来源出处，转载目的在于传递更多信息，未用于商业用途。如因本站的文章、图片等在内容、版权或其它方面存在问题或异议，请与本站联系，本站将作妥善处理。
文章版权声明：除非注明，否则均为技巧网原创文章，转载或复制请以超链接形式并注明出处。
文章版权声明：除非注明，否则均为技巧网原创文章，转载或复制请以超链接形式并注明出处。
发表评论